16 路并行 $$e^x$$ 核心算子

交付物： `exp_sfu_top.v` 及底层 7 级流水线子模块

核心算法： 非均匀分段线性逼近 (NPLA)

FPGA型号：xc7z020clg400-2(最高频率380mhz)

注：xcvu13p-flga2577-1-i (最高频率800mhz)

第一节：模块 I/O 定义与集成配置

本模块采用标准的弹性流水线（Elastic Pipeline）设计，全面支持 Valid-Ready 握手协议。

1.1 顶层接口信号表 (exp_sfu_top.v)

信号名称	方向	位宽	数据格式 / 说明	典型配置与使用方法
i_clk	Input	1	系统时钟。	模块在该时钟上升沿驱动所有数据流与
i_rst_n	Input	1	异步复位，低电平有效。	需在时钟稳定后释放，复位会清除所有 位 。
i_valid	Input	1	握手控制输入有效。	拉高表示 i_data_bus 数据有效 。
o_ready	Output	1	握手控制本模块就绪。	为 1 时允许上游灌入新数据；为 0 时上 不动 。
i_data_bus	Input	256	16 $\times$ 16-bit (Q4.12)	16 路并行输入有符号定点数，取值范
o_valid	Output	1	握手控制输出有效。	拉高表示 o_data_bus 上的计算结果已
i_ready	Input	1	握手控制下游就绪。	下游反压时拉低，模块将自动锁死 7 级 器 。
o_data_bus	Output	256	16 $\times$ 16-bit (UQ1.15)	16 路并行输出结果，取值范围 $[0, 1.0 截断逻辑 。

1.2 旁路信号（Sideband Signals）外挂配置指南

由于本模块专注于极限算力提取，内部为纯 Data Path。

- **Latency 匹配**：本模块从 `i_valid` 握手成功到 `o_valid` 吐出数据，固定存在 **7 拍（Cycles）** 的硬件流水延迟。

- **外挂建议**：请在例化本模块的 Wrapper 层，为旁路信号配置一个 **深度为 7** 的移位寄存器（Shift Register）。该移位寄存器的 Enable 使能端需与本模块内部流水线的推进条件保持一致，以确保数据流与控制流严格对齐。

第二节：代码架构与模块功能解析

本 IP 采用“1 个顶层控制 + 16 路独立 Lane”的并行展开架构。为达到 400MHz 高频，内部单一计算 Lane 被深度切分为 7 级流水线 (Stage 1 ~ Stage 7)。

2.1 顶层控制模块 (exp_sfu_top.v)

- **分布式反压网络**：为消除高扇出（High Fanout）时序瓶颈，本版本将反压状态机（FSM）分布式部署于每个 Lane 内部 。反压信号 `allow_in` 在单拍内逐级截断使能信号，完美支持数据无损停顿。
- **寄存器克隆技术**：对全局控制信号应用 `(* max_fanout = "16" *)` 综合属性，强制物理层寄存器复制，消除布线拥塞带来的 Net Delay。

2.2 Stage 1 & 2: 预处理与参数提取

- **exp_lane_stg1.v**：采用 **5 级二叉比较器树** 结构，将区间检索的逻辑深度由 $O(N)$ 降至 $O(\log N)$，确保在 2.5ns 时钟周期内完成 32 段边界判定。
- **exp_lane_stg2.v**：根据区间索引 `idx` 从 LUT 中检索斜率 a 与截距 b（均为 16-bit Q2.14 格式)。

2.3 Stage 3: Pre-DSP 输入暂存级 (exp_lane_stg3.v)

- **功能**：执行数据位宽扩展与符号位对齐。
- **高频优化**：作为 DSP 的前置缓冲级，该级寄存器被设计为映射至 DSP48 硬核的 AREG/BREG/CREG 端口，大幅优化输入端的 Setup Time。

2.4 Stage 4 & 5: DSP 核心乘加级 (exp_lane_stg4_5.v)

- **功能**：执行核心的 $a \times x + b$ 操作。
- **高频优化**：利用 `(* use_dsp = "yes" *)` 属性，强制激活 DSP 内部的 **MREG**（乘法寄存器）与 **PREG**（累加寄存器）。通过物理级寄存器打断，彻底消除算术逻辑单元后的组合逻辑长路径 ()。

2.5 Stage 6: 标志位生成级 (exp_lane_stg6.v)

- **功能**：根据 Stage 5 的 33-bit 加法结果，提前判定溢出与饱和标志。
- **舍入逻辑**：采用恒定偏移舍入（在加法阶段预加 $0.5 \times LSB$），在本级生成 `force_0000` 与 `force_8000` 等硬饱和控制位。

2.6 Stage 7: MUX 饱和截断输出 (exp_lane_stg7.v)

- **功能**：根据 Stage 6 传入的标志位，执行最终的结果选择与位宽截断。
- **高频优化**：应用 `(* extract_reset = "no" *)` 属性，强制逻辑走最快的 D-pin 路径，在流水线末端完成 UQ1.15 格式化输出。

第三节：性能评估报告 (Performance Metrics)

评估维度	指标结果	详细说明
最高运行频率 F_max	**380 MHz**	时钟约束 **2.63 ns** 达成收敛。通过**分布式 FSM 架构** 彻底消除全局扇并深度挖掘 DSP48 内部 **MREG/PREG** 物理寄存器潜力 。
单拍吞吐量 (Throughput)	**16 Data / Cycle**	16 路并行 Data Path 设计 。单拍完成 256-bit 数据处理，支持在无的背靠背（Back-to-Back）满载运行。
流水线延迟 (Latency)	**7 Cycles**	数据输入到输出的固定硬件节拍数。采用 **7 级全弹性流水线** 设计 ， 3 拍延迟大幅打散组合逻辑，换取主频上限的显著提升。
计算精度 (Max Error)	**$3.71 \times 10^-4**	经 **800 组** 随机样本与 Python 金色模型交叉比对 ，最大绝对误差极 满足 Transformer 架构中 Softmax 层对指数算子的精度需求。






```
======================
总吞吐量:    800 个数据
最大绝对误差: 0.000371
平均绝对误差: 0.000137
误差标准差:   0.000076
======================
```